本申請涉及現(xiàn)代數(shù)字信號處理，提供一種多相數(shù)字正交混頻及系統(tǒng)。
背景技術：
1、隨著現(xiàn)代超外差接收機的發(fā)展，中頻信號的頻率越來越高，帶寬也越來越大，在這種情況下，對中頻信號進行多相數(shù)字正交混頻已經(jīng)成為目前業(yè)界的普遍方案，如圖1所示，為現(xiàn)有的多相數(shù)字正交混頻方案，進而，根據(jù)該圖1可知，現(xiàn)有的多相數(shù)字正交混頻方案存在以下缺陷：（1）由于在計算每一個子i、q信號時都需要一個dds核和兩個乘法器，完成整個數(shù)字正交混頻處理共需要n個dds核和2n個乘法器（n為子中頻信號的個數(shù)），因此，若一個接收機中頻信號頻率很高、帶寬很大時，勢必需要分出很多個子中頻信號，此時，資源消耗非常大，進而導致功耗過大；（2）由于dds核終究是一種數(shù)字電路，其存在量化誤差，不可能精確地產(chǎn)生指定頻率和初相的子本振信號，因此，從嚴格意義上來說，采用dds核產(chǎn)生的子本振信號乘上子中頻信號而得到的子i、q信號是存在誤差的，且該誤差只能減少，并不能徹底消除。
2、因此，如何降低多相數(shù)字正交混頻方案的資源消耗、功耗和誤差成了目前亟待解決的問題。
技術實現(xiàn)思路
1、本申請?zhí)峁┮环N多相數(shù)字正交混頻方法及系統(tǒng)，用于解決現(xiàn)有的多相數(shù)字正交混頻方案存在的資源消耗、功耗和誤差均大的問題。
2、一方面，提供一種多相數(shù)字正交混頻方法，所述方法應用于包含有采集模塊和fpga模塊的多相數(shù)字正交混頻系統(tǒng)中，包括：
3、針對任一個通道，通過所述fpga模塊對所述采集模塊進行初始化配置；
4、確定所述采集模塊是否正常工作，以及所述任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值是否為預設比值；其中，所述預設比值為四分之三或四分之一；
5、若確定所述采集模塊正常工作，且所述任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值為預設比值，則通過所述fpga模塊對所述任一個通道對應的子中頻信號進行預設的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號對應的子i信號和子q信號；其中，所述預設的多相數(shù)字正交混頻邏輯處理只包括保持、置0和取反。
6、可選的，所述通過所述fpga模塊對所述采集模塊進行初始化配置的步驟，包括：
7、通過所述fpga模塊的采集模塊控制邏輯，對所述采集模塊的時鐘芯片和adc芯片進行初始化配置。
8、可選的，所述通過所述fpga模塊的采集模塊控制邏輯，對所述采集模塊的時鐘芯片和adc芯片進行初始化配置的步驟，包括：
9、通過所述采集模塊控制邏輯中的控制協(xié)議，控制所述時鐘芯片產(chǎn)生采樣時鐘；其中，所述控制協(xié)議根據(jù)使用的adc芯片確定；
10、根據(jù)所述控制協(xié)議、所述采樣時鐘以及所述任一通道的子中頻信號的中心頻率，對所述adc芯片的采樣頻率進行初始化設置。
11、可選的，所述若確定所述采集模塊正常工作，且所述任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值為預設比值，則通過所述fpga模塊對所述任一個通道對應的子中頻信號進行預設的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號對應的子i信號和子q信號的步驟，包括：
12、若確定所述采集模塊正常工作，且所述任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值為預設比值，則通過所述fpga模塊的數(shù)字正交混頻邏輯，對所述任一個通道對應的子中頻信號按照編號進行預設的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號對應的子i信號和子q信號。
13、可選的，在確定所述采集模塊是否正常工作，以及所述任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值是否為預設比值之后，所述方法還包括：
14、若確定所述采集模塊未正常工作，或所述任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值不為預設比值，則通過所述fpga模塊對所述采集模塊進行重配置。
15、可選的，在通過所述fpga模塊對所述任一個通道對應的子中頻信號進行預設的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號對應的子i信號和子q信號之后，所述方法還包括：
16、若工作的通道改變，則通過所述fpga模塊對所述采集模塊進行重配置。
17、可選的，所述子i信號采用如下公式（1）進行表示：
18、（1）
19、所述子q信號采用如下公式（2）進行表示：
20、（2）
21、其中，為第k個通道對應的子i信號；為第k個通道對應的子i信號；f為中頻信號的中心頻率；fc為第k個通道的數(shù)字本振信號的頻率；t為時間，為第k個子信號對應的初始相位。
22、一方面，提供一種多相數(shù)字正交混頻系統(tǒng)，所述系統(tǒng)包括采集模塊和fpga模塊；其中，所述采集模塊用于對中頻信號進行采集；所述fpga模塊用于負責控制所述采集模塊以及多相數(shù)字正交混頻處理。
23、可選的，所述采集模塊包括時鐘芯片和adc芯片；其中，所述時鐘芯片用于提供穩(wěn)定的采樣時鐘；所述adc芯片用于根據(jù)所述采樣時鐘，對所述中頻信號進行采集與轉(zhuǎn)換。
24、可選的，所述fpga模塊包括采集模塊控制邏輯和數(shù)字正交混頻邏輯；其中，所述采集模塊控制邏輯用于通過控制協(xié)議對所述采集模塊內(nèi)的各芯片進行控制，使所述采集模塊正常工作并保證輸出的中頻信號數(shù)據(jù)的中心頻率固定為所述adc芯片采樣率的四分之三或四分之一；所述數(shù)字正交混頻邏輯用于對各個通道對應的子中頻信號進行預設的多相數(shù)字正交混頻邏輯處理，以獲得各個子中頻信號對應的子i信號和子q信號。
25、與現(xiàn)有技術相比，本申請的有益效果為：
26、在本申請中，針對任一個通道，首先，可以通過fpga模塊對采集模塊進行初始化配置；然后，可以確定采集模塊是否正常工作，以及任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值是否為預設比值；其中，預設比值為四分之三或四分之一；最后，若確定采集模塊正常工作，且任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值為預設比值，則可以通過fpga模塊對任一個通道對應的子中頻信號進行預設的多相數(shù)字正交混頻邏輯處理，獲得子中頻信號對應的子i信號和子q信號；其中，預設的多相數(shù)字正交混頻邏輯處理只包括保持、置0和取反三種最簡單的運算。
27、因此，在本申請中，由于在原理上充分利用了三角函數(shù)特殊點的性質(zhì)，通過不再需要dds核，而是將乘法運算簡化為預設的保持、置0和取反三種最簡單的運算，來獲得子中頻信號對應的子i信號和子q信號，所以，相比于現(xiàn)有技術，本申請具有資源消耗少、功耗低、延時低等技術優(yōu)勢，且不存在量化誤差。
1.一種多相數(shù)字正交混頻方法，其特征在于，所述方法應用于包含有采集模塊和fpga模塊的多相數(shù)字正交混頻系統(tǒng)中，包括：
2.如權利要求1所述的方法，其特征在于，所述通過所述fpga模塊對所述采集模塊進行初始化配置的步驟，包括：
3.如權利要求2所述的方法，其特征在于，所述通過所述fpga模塊的采集模塊控制邏輯，對所述采集模塊的時鐘芯片和adc芯片進行初始化配置的步驟，包括：
4.如權利要求1所述的方法，其特征在于，所述若確定所述采集模塊正常工作，且所述任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值為預設比值，則通過所述fpga模塊對所述任一個通道對應的子中頻信號進行預設的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號對應的子i信號和子q信號的步驟，包括：
5.如權利要求1所述的方法，其特征在于，在確定所述采集模塊是否正常工作，以及所述任一個通道的數(shù)字本振信號的頻率與采樣頻率的比值是否為預設比值之后，所述方法還包括：
6.如權利要求1所述的方法，其特征在于，在通過所述fpga模塊對所述任一個通道對應的子中頻信號進行預設的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號對應的子i信號和子q信號之后，所述方法還包括：
7.如權利要求1所述的方法，其特征在于，所述子i信號采用如下公式（1）進行表示：
8.一種多相數(shù)字正交混頻系統(tǒng)，其特征在于，所述系統(tǒng)包括采集模塊和fpga模塊；其中，所述采集模塊用于對中頻信號進行采集；所述fpga模塊用于負責控制所述采集模塊以及多相數(shù)字正交混頻處理。
9.如權利要求8所述的系統(tǒng)，其特征在于，所述采集模塊包括時鐘芯片和adc芯片；其中，所述時鐘芯片用于提供穩(wěn)定的采樣時鐘；所述adc芯片用于根據(jù)所述采樣時鐘，對所述中頻信號進行采集與轉(zhuǎn)換。
10.如權利要求9所述的系統(tǒng)，其特征在于，所述fpga模塊包括采集模塊控制邏輯和數(shù)字正交混頻邏輯；其中，所述采集模塊控制邏輯用于通過控制協(xié)議對所述采集模塊內(nèi)的各芯片進行控制，使所述采集模塊正常工作并保證輸出的中頻信號數(shù)據(jù)的中心頻率固定為所述adc芯片采樣率的四分之三或四分之一；所述數(shù)字正交混頻邏輯用于對各個通道對應的子中頻信號進行預設的多相數(shù)字正交混頻邏輯處理，以獲得各個子中頻信號對應的子i信號和子q信號。